PCBRouteAgent分层规划与执行，将LLM推进到复杂PCB布线

摘要：研究团队提出面向印刷电路板布线的多模态智能体PCBRouteAgent，将全局拓扑规划与局部几何执行拆开处理。全局规划器结合PCB图像、结构化电气信息和几何约束，生成连接拓扑、布线顺序、走线走廊及换层方案；执行器则调用KiCad原生路由器完成精细布线，并在失败时进行有限局部恢复，未解决问题以结构化反馈返回规划阶段。系统通过保留已接受走线、仅修订相关规划来减少重复改动。在247块合成与真实PCB组成的PCBWorld-Bench上，四个测试划分的干净通过率分别为100%、94.9%、100%和40%，真实子集上较最佳基线提升10至36个百分点。复杂D3-C仅40%的结果也显示，其距离工程级可靠布线仍有明显差距。

---

从单次生成走线到分层闭环布线

PCBRouteAgent把LLM智能体在PCB自动布线中的职责拆成两层：Global Routing Planner负责板级决策，Detailed Routing Executor负责调用KiCad完成几何布线，并通过结构化反馈形成有限重规划闭环。与让模型直接输出逐段走线坐标相比，这种分层架构把高层电气意图、路由顺序和换层策略，与间距、线宽、过孔和几何可达性等执行约束分开处理。

其关键不是单纯增加视觉输入，而是让智能体在三个状态空间之间协调：

1. 电气连接状态：哪些网络必须连通，连接关系与优先级是什么；
2. 板级空间状态：哪些区域可以作为走线走廊，何时需要切换铜层；
3. 执行轨迹：哪些走线已被KiCad接受，哪些位置发生冲突或失败。

规划器融合PCB图像与结构化电气、几何信息，输出连接拓扑、布线顺序、走廊和换层指令。执行器不是重新实现路由器，而是借助KiCad原生路由引擎完成精细走线，并把无法解决的问题编码为结构化反馈。下一轮只修改相关规划，同时保留已经接受的走线，避免从头重跑导致的累积误差与算力浪费。

为什么全局规划比直接生成坐标更难

PCB布线不是普通二维路径规划。设计规则同时约束电气连通、绝缘间距、线宽、过孔、层切换和制造工艺；已完成的走线还会永久改变剩余空间。直接让LLM预测整板坐标，容易出现以下问题：

• 在视觉上可连通，却违反线距、线宽或层间规则；
• 只生成局部合理路径，没有安排网络优先级，导致早期错误占用关键通道；
• 某条走线失败后无法判断应修改哪条连接、哪个走廊或哪次换层；
• 重新规划时破坏已通过设计规则检查的既有走线。

PCBRouteAgent的局部恢复机制也设定了边界，避免执行器无限尝试。它先把规划建议转成KiCad可执行操作；只有原生引擎无法完成当前目标时，才进行受限修复。无法解决的失败继续向上返回，而不是由执行层任意改动全局拓扑。这一设计更接近实际工程师的工作方式：先明确网络组织与布线顺序，再处理具体几何冲突。

评测结果：多数子集领先，最难子集仍是短板

研究在PCBWorld-Bench四个测试划分上评估了247块合成和真实PCB，指标为clean-pass rate，即最终输出不触发设计规则违规、并满足任务要求的比例。

| 测试划分 | 干净通过率 | |---|---:| | D2 | 100% | | D3-A | 94.9% | | D3-B | 100% | | D3-C | 40% |

在三个真实世界子集上，PCBRouteAgent较受测最佳基线分别提高13.9、36和10个百分点。这说明分层规划、结构化反馈和保留有效走线，对复杂真实板卡尤其有效。

不过，40%的最难划分结果不能被简单解读为“LLM已经取代PCB工程师”。它首先暴露了评估分布中的长尾难题：更拥挤的板面、更多拥塞区域、更严格的规则组合，可能让局部恢复无法解决全局顺序冲突。其次，摘要没有披露每个失败类别的构成，因此尚不清楚主要瓶颈来自规划、视觉理解、KiCad接口、规则配置还是计算预算。

工程权衡：可靠性、延迟与可审计性

该系统最有现实价值的部分，是把智能体限制在可检查的工作流中，而不是完全放开设计文件修改。每个规划层决策、工具调用和失败反馈都可结构化记录，便于定位错误发生在哪一层。保留已接受走线也降低了重试成本，并减少大面积重规划导致的不确定性传播。

代价同样明确。第一，多模态规划需要处理高分辨率PCB图像及结构化数据，推理延迟通常高于传统规则路由器。第二，每次失败后的反馈重规划会形成额外模型调用和KiCad操作。第三，智能体规划质量不能只看最终通过率，还应统计每块板的重试次数、规划与执行耗时、token消耗和人工接管率。第四，合成板与真实板的视觉分布、封装密度和制造规则不同，跨工厂、跨KiCad版本以及高频高速板上的泛化仍需独立验证。

与经典自动布线器相比，LLM的潜在增益主要来自对非结构化板图、异构设计意图和失败日志的联合理解，而非替代成熟的约束求解器。更现实的系统形态应让LLM负责提出候选拓扑和走线顺序，让KiCad及专用求解器承担确定性几何计算，并由规则检查器作为最终裁判。

开发者落地建议

如果要复现或接入类似流程，建议将执行接口设计成可回滚、可审计的状态机：每次规划只接受结构化补丁，KiCad执行后通过设计规则检查验证；只有通过检查的走线才能进入持久状态，失败节点则保留冲突区域、过孔占用和层信息。

部署评估至少应记录四类指标：

• clean-pass rate及按失败原因拆分的统计；
• 单板端到端耗时、模型调用次数和KiCad执行次数；
• 规划修订前后已接受走线的保留率；
• 在真实制造规则与高频板上的设计规则违规率。

若要进入生产流程，还应加入规则版本管理、双重几何校验和人工审批门槛。PCB文件通常直接关联器件布局、信号完整性和制造输出，自动布线系统即使通过局部DRC，也不能因此获得替代资深工程师签署的资格。

PCBRouteAgent展示了多模态智能体处理工程约束任务的一种可行结构：让模型做全局规划，让专业工具做确定性执行，再以结构化反馈连接两者。其在三个真实子集上的优势值得肯定，但最难划分40%的干净通过率说明，可靠性、可解释性与复杂场景覆盖仍是走向工程部署的核心门槛。

---

消息来源：Hugging Face Daily Papers (2026-11-05)

—— 完 ——

主题标签： #PCBRouteAgent 关注 #多模态智能体 关注 #PCB自动布线 关注 #KiCad 关注 #分层规划 关注